Verilog HDL语言学习笔记-阿里云开发者社区

一． Verilog 是什么？

Verilog HDL 是一种硬件描述语言（ HDL:Hardware Discription Language ），是一种以文本形式来描述数字系统硬件的结构和行为的语言。

二． Verilog 的用途是什么？

用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

三． Verilog 是哪个公司开发的产品？

是由 Gateway Design Automation 公司（该公司于 1989 年被 Cadence 公司收购）开发。

三．最流行的两种硬件描述语言是什么？

Verilog HDL 和 VHDL 是目前世界上最流行的两种硬件描述语言，都是在 20 世纪 80 年代中期开发出来的。两种 HDL 均为 IEEE 标准。

三． Verilog HDL 的简介：

Verilog HDL 就是在用途最广泛的 C 语言的基础上发展起来的一种件描述语言，它是由 GDA(Gateway Design Automation) 公司的 PhilMoorby 在 1983 年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。 1985 年 Moorby 推出它的第三个商用仿真器 Verilog-XL, 获得了巨大的成功，从而使得 Verilog HDL 迅速得到推广应用。 1989 年 CADENCE 公司收购了 GDA 公司，使得 VerilogHDL 成为了该公司的独家专利。 1990 年 CADENCE 公司公开发表了 Verilog HDL, 并成立 LVI 组织以促进 Verilog HDL 成为 IEEE 标准，即 IEEE Standard 1364-1995.

四． Verilog HDL 的最大特点是什么？

Verilog HDL 的最大特点就是易学易用，如果有 C 语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把 Verilog HDL 内容安排在与 ASIC 设计等相关课程内部进行讲授，由于 HDL 语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比， VHDL 的学习要困难一些。但 Verilog HDL 较自由的语法，也容易造成初学者犯一些错误，这一点要注意。

五．选择 VHDL 还是 verilog HDL ？

这是一个初学者最常见的问题。其实两种语言的差别并不大，他们的描述能力也是类似的。掌握其中一种语言以后，可以通过短期的学习，较快的学会另一种语言。选择何种语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。当然，如果您是集成电路（ ASIC ）设计人员，则必须首先掌握 verilog ，因为在 IC 设计领域， 90 ％以上的公司都是采用 verilog 进行 IC 设计。对于 PLD/FPGA 设计者而言，两种语言可以自由选择。

设计人员通过计算机对 HDL 语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。

常用的 Verilog HDL 语言开发软件有 Altera 公司的 MAX+PLUS II ， Quartus II 和 Xilinx 公司的 Foundation ISE 。

六． Verlog HDL 的发展历史

任何新生事物的产生都有它的历史沿革，早期的硬件描述语言是以一种高级语言为基础，加上一些特殊的约定而产生的，目的是为了实现 RTL 级仿真，用以验证设计的正确性，而不必像在传统的手工设计过程中那样，必须等到完成样机后才能进行实测和调试。

1 、 1981 年 Gateway Automation(GDA) 硬件描述语言公司成立。

2 、 1983 年该公司的 Philip Moorby 首创了 Verilog HDL ， Moorby 后来成为 Verrlog HDL-XL 的主要设计者和 Cadence 公司的第一合伙人。

3 、 1984-1985 年 Moorby 设计出第一个关于 Verilog HDL 的仿真器。

4 、 1986 年 Moorby 对 Verilog HDL 的发展又做出另一个巨大的贡献，提出了用于快速门级仿真的 XL 算法。

5 、随着 Verilog HDL-XL 的成功， Verilog HDL 语言得到迅速发展。

6 、 1987 年 Synonsys 公司开始使用 Verilog HDL 行为语言作为综合工具的输入。

7 、 1989 年 Cadence 公司收购了 Gateway 公司， Verilog HDL 成为 Cadence 公司的私有财产。

8 、 1990 年初 Cadence 公司把 Verilong HDL 和 Verilong HDL-XL 分开，并公开发布了 Verilog HDL. 随后成立的 OVI （ Open Verilog HDL International ）组织负责 Verilog HDL 的发展， OVI 由 Verilog HDL 的使用和 CAE 供应商组成，制定标准。

9 、 1993 年，几乎所有 ASIC 厂商都开始支持 Verilog HDL ，并且认为 Verilog HDL-XL 是最好的仿真器。同时， OVI 推出 2.0 版本的 Verilong HDL 规范， IEEE 接收将 OVI 的 Verilong HDL2.0 作为 IEEE 标准的提案。

10 、 1995 年 12 月， IEEE 制定了 Verilong HDL 的标准 IEEE1364-1995.

七．一个简单的 VerilogHDL 的例子： (12 位寄存器）

// Verilog Example

// User-Defined Macrofunction

module reg12 ( d, clk, q);

define size 11

input [`size:0]d;

input clk;

output [`size:0]q;

reg [`size:0]q;

always @(posedge clk)

q = d;

endmodule