全部内容
数字IC设计的刷题平台有两家,一家国内的牛客网,另一家是国外的HDL Bits. 1、牛客网牛客网是一家中文的Verilog刷题网站,常见的经典设计都有,趁着免费,赶紧注册下,手机也可以刷题。 牛客网 - 找工作神器|笔试题库|面试经验|实习招聘内推,求职就业一站解决_牛客网 牛客网的优点在于纯中文网站,不用担心各种术语,对于每一个题目,都给出了顶层的框图以及接口定义,也给出题解思路,可以说对初学者极其友好。 浏览了一下题库…
关于后端,外人提起一般就有几个固定的印象,咱们就针对这几个方面来分别说说。鉴于这个问题可能会对一些同学的就业方向产生影响,我尽量保持客观。 印象一:后端加班多这个对大多数公司成立,因为芯片设计周期一般都要求尽量短,而后端设计是生产前的最后一步,因此前面的设计、验证、DFT或综合都没有后端这么强的时间约束,尤其是有些芯片需要赶上固定时间段的流片时间表,几乎没有什么延期的空间,这就导致整体上尤其流片前的…
更新,公司虽然倒了,但是奉劝一些人尤其是同行,唇亡齿寒,这件事打击的是整个行业,受影响的,是所有吃这碗饭的人。我们失业了,你们也没啥值得开心的。最后的最后,一段小作文作为这片文章最后的结尾: 2023年5月12日对我而言,是魔幻的一天,看了很多,想了很多。直到最后的最后,我还是感恩公司,感恩所有一起追梦的同学同事。 公司仁至义尽,N+3算上了所有的奖金补贴,年假也都算满了。但是说实话,他越是对我好,我越伤心…
怎么说呢,无论从前景还是钱景上看,二者应该是差不多的,工作一年多发现单纯从入门难度上来比较,其实DV还是对初学者比较友好的,原因如下: 1.design的入门技能确实是verilog/VHDL,很多同学大学里都学过,但如果对时序协议和架构不掌握到一定的程度,是没有办法上手项目的(甚至很多同学写RTL充满着C style 这是大忌);DV需要的技能诸如systemverilog和uvm虽然大学里可能都没接触过,但难其实也就难在这(对于长期习惯软件编程…
如果打算从事 IC 行业的话,考研是必须的。以本科学历来做 IC,那是想多了。 等你毕业的时候,IC 待遇还好么?不必担心。这两年漂亮国突然发难,整个行业正经历短期的供需失衡。人才缺口大了,薪资自然水涨船高。 这个人才缺口,不是那么快能够补上的。IC 不像 CS,可以通过培训班或者转行来弥补缺口。你需要上研究生,别人也需要啊。失衡的价格,需要传导到大学的招生人数和新生的专业选择上,然后等他们研究生毕业…… 至少几…
首先来看自学的路径: 第一阶段首先你需要有基本的数电基础,明白数字电路运行的原理和一些基本的常识,这个时候推荐你看《数字电路基础》 [图片] 第二阶段在懂得了基础的数字电路原理和常识之后,你需要将该数字电路转换成实际的硬件,即需要用硬件描述语言去把这个电路给实现出来,市面上用的最多的还是Verilog,此时需要学习如何用Verilog硬件描述语言与一个具体的数字电路联系起来,需要建立硬件设计的思维和概念,学习基础的语法,…
一个本科生在2023届数字IC秋招中的挣扎
不用再私信问我本科生就业相关的情况啦,我想我应该会跑路离开IC行业了。以下是原文: 零、搞电子信息的必须从0说起写下这篇文章是在我接下某IC大厂数字芯片设计岗位offer之后,既是为了给这个艰难的秋招留下些忠实的记录,也是为了回应几位学弟的期待,分享一些矫情的经验之谈和心路历程。希望我的这些挣扎能给后来人再多一点思考,帮助大家少走一些弯路。必须在这就说明: 我的经历不值得学习,只有参考意义。一、关于我与这个…
题主肯定是想听业内故事,我也想听,头排坐等各位业内大神。 但能流片的不一定是企业,我也想给大家讲一个《学术狗酸甜苦辣流片记》。挖坑保证一周内写完,先上图为证。 当然想听的可以先关注我赞起来了。 [图片] [图片] ----------------------(10月16日填坑正文分割线)---------------------- 在赶一篇论文,原本想周末得空写一写。但各位赞得踊跃,评论里讨伐声不断,其他大牛的回答也越来越精彩,只好放下工作赶紧来填坑。 【几个声明】 …